要求仕様に適合するディジタル回路を設計し、設計データを納品いたします。要求仕様からの設計はもとより、仕様検討段階からの設計も可能であり、お客様との共同検討を通してシステムに最適な仕様を提案いたします。また、必要に応じてファームウェアの開発も承ります。

・RTL（Verilog-HDL, VHDL）
TSMCやFPGAのライブラリを使用して仮合成し、合成可能なRTLを提供します。
・ネットリスト
ご提供頂いたライブラリ、設計制約ファイルを使用して、ASIC、FPGAに対応したネットリストを提供します。

・論理合成 : DesignCompiler (DC-Ultra, DesignWare, PowerCompiler 含む）、QuartusII、ISE
・論理検証 : NC-Verilog、VCS、ModelSim

Spec.	Rate [Hz or bps]	Area [Gate]	Process
Serial to Parallel	2GHz -> 500MHz	1.5k	65nm
FIR Filter (11tap)	2Gbps	56k	65nm
FIR Filter (128tap)	300Mbps	225k	130nm
SOVA (Soft Output Viterbi)	400Mbps	56k	90nm
DDNP SOVA	2Gbps	330k	65nm
Serial I/F	50MHz	11k	65nm
Frequency Counter	60M to 2GHz	0.6k	65nm
ADC Test Unit	2Gbps, 60MHz	16k	65nm
Divider for PLL	600MHz	1k	130nm

Area : 2-NAND換算

このディジタル回路の特徴は、

　1. 高速データパス部の実現（2Gbps @ 65nm LP）
　2. Multi-Vth、Clock-Gatingを用いた低消費電力設計
　3. フィジカル設計との高い親和性（仮P&R技術を使用した論理合成）

が挙げられます。

　ディジタル回路設計の受託事業に関して、詳細をご希望の方は、担当者までご連絡ください。